



**深圳市雅创芯瀚电子科技有限公司**  
**SHENZHEN ASTRONG-TECH CO., LTD**

**ASTA1258**

**16 通道 24 位 ADC模数转换器**

**服务电话：13691641629 13538015750**

## 主要性能

- 24 位，无代码缺失
- 固定通道或自动通道扫描
- 固定通道数据速率:125kSPS
- 自动扫描数据速率:23.7kSPS/通道
- 单次转换
- 16 个单端或 8 个差分输入
- 单极(+5V)工作
- 低噪声:在 1.8kSPS 为  $2.8 \mu\text{V}_{\text{RMS}}$
- 0.001%的积分非线性
- 直流稳定性(典型):  
 $0.02 \mu\text{V}/^\circ\text{C}$ 偏移漂移,  $0.4\text{ppm}/^\circ\text{C}$ 增益漂移
- Open-Sensor 检测
- 转换控制
- 用于外部信号调理的多路输出
- 片上温度、参考、偏置、增益和电源电压回读
- 42mW 功耗
- 待机、休眠和关机模式
- 8 通用输入输出(GPIO)
- 32.768kHz 晶体振荡器或外部时钟
- 完全兼容 TI 的 ADS1258
- QFN-48 封装  $7\text{mm}\times 7\text{mm}$

## 应用场合

- 医疗、航空电子和过程控制
- 机器及系统监控
- 快速扫描多通道仪器
- 工业系统
- 测试和测量系统




图 1 芯片模块示意图

## 目录

主要性能 .....	1	复位输入(RESET) .....	30
应用场合 .....	1	时钟选择输入 (CLKSEL) .....	30
产品概况 .....	4	时钟输入/输出(CLKIO).....	30
技术规格 .....	5	启动输入 (START) .....	30
ADC 直流特性 .....	5	数据就绪输出 (DRDY) .....	30
ADC 数字电源特性 .....	6	输出数据比例和超范围.....	31
极限参数 .....	7	转换控制.....	32
ESD 保护 .....	7	START 引脚.....	32
管脚(焊盘)配置及功能说明.....	8	脉冲转换命令.....	32
典型性能 .....	10	GPIO 连接的 START 引脚控制 .....	33
噪声性能 .....	10	初始延迟.....	33
典型应用信息 .....	11	操作模式.....	34
时序信息 .....	11	转换模式.....	34
概况 .....	12	通信协议.....	35
多路复用器的输入 .....	13	通道数据直接读取.....	36
电压基准输入 (VREFP, VREFN) ...	14	SPI 数据读取方式 .....	37
ADC 输入 .....	15	寄存器读.....	39
主时钟 .....	16	寄存器写.....	40
晶振 .....	16	寄存器.....	41
外部时钟输入 .....	17	寄存器 CONFIG0 (00h) .....	41
可编程增益放大器 (PGA) .....	18	寄存器 CONFIG1 (01h) .....	43
ADC .....	18	寄存器 MUXCSCH (02h) .....	44
调制器 .....	18	寄存器 MUXDIF、MUXSG0、MUXSG1、	
数字滤波器 .....	18	寄存器 MUXDIF、MUXSG0、MUXSG1、	
频率响应 .....	19	寄存器 SYSRED (03h-06h) .....	44
混叠 .....	21	寄存器 GPIOC (07h) .....	45
建立时间 .....	22	寄存器 GPIOD (08h) .....	45
噪声性能 .....	23	寄存器 ID (09h) .....	46
外部多路复用器回路 .....	24	寄存器 ADC_CTRL0 (0Ah) .....	46
开关时间延迟 .....	24	寄存器 RG_SDM_BIAS1 (0Ch) .....	46
传感器偏置 .....	25	寄存器 RG_SDM_BIAS2 (0Eh) .....	46
传感器开路检测 .....	26	寄存器 ADC_CTRL1 (12h) .....	46
外部二极管偏置 .....	27	寄存器 SEL_LDO (14h) .....	46
外部斩波 .....	27	寄存器 AUSC (17h) .....	47
GPIO 数字端口 .....	27	寄存器 PWRSEL (19h) .....	47
掉电输入 (PWDN) .....	28	寄存器 PGA_CTRL0 (1Bh) .....	47
上电时间 .....	28	寄存器 PGA_BIASSEL (1Ch) .....	48
开机顺序 .....	30	寄存器 RG_SDM_BIAS3 (1Dh) .....	48

---

寄存器 VCM_SEL (1Eh) .....	48	外形尺寸.....	50
寄存器 VREF_SEL (20h) .....	49		
寄存器 CLK_SEL (2Ah) .....	49		

---

## 产品概况

ASTA1258 是一款 16 通道（多路复用）、低噪声、24 位、delta-sigma ( $\Delta$ - $\Sigma$ ) 模数转换器 (ADC)，能够在单次转换下，以 1.8k 至 23.7k 的通道扫描速率 (SPS) 来稳定的采集数据。ASTA1258 内置一个灵活的输入多路复用器，用来接收 8 个差分输入或 16 个单端输入的组合，可以与相应的可开关的 PGA 模块配合使用。当使用 5V 基准电压运行时，满量程差分范围为 5V。四阶 delta-sigma 调制器之后是一个针对低噪声性能优化的五阶 sinc 数字滤波器。

多路复用器的差分输出可用于在 ADC 输入之前进行信号调节。内部系统监控寄存器可以提供电源电压、温度、参考电压、增益和偏移数据等参数。片内 PLL 从 32.768kHz 晶体生成系统时钟，或者可以被外部时钟源驱动，同时能提供缓冲系统时钟输出 (15.7MHz) 以驱动微控制器或其他转换器。

串行数字通信通过 SPI™ 兼容接口进行处理。这是一个简单的命令字结构，能够进行控制通道配置、数据速率、数字 I/O、监控等功能。可编程传感器偏置电流源可用于偏置传感器的应用。

ASTA1258 采用单极 +5V 电源工作，数字电压的范围允许在 2.7V-5.25V。ASTA1258 采用 QFN-48 封装。

## 技术规格

### ADC 直流特性

除非另有说明，AVDD=5V、DVDD=3.3V、VREF=4.096V、 $f_{clk}=16\text{Mhz}$ (外部时钟)、

$f_{clk}=15.729\text{Mhz}$ （内部时钟），ADC 的直流特性在表 1 中列出。

表 1 ADC 直流特性

参数	最小值	典型值	最大值	单位
模拟输入				
输入电压	AVSS-100mV		AVDD+100mV	V
信道电阻		80		$\Omega$
串扰		110		dB
传感器偏置(电流源)				
SBCS=01		1.5		$\mu\text{A}$
SBCS=11		24		$\mu\text{A}$
ADC 输入				
满量程输入电压		$\pm 1.06\text{VREF}$		V
绝对输入电压	AVSS-100mV		AVDD+100mV	V
差动输入阻抗		65		k $\Omega$
系统表现				
分辨率		24		位
数据速率（固定通道模式）	1.953	-	125	kSPS
数据速率（轮询模式）	1.805	-	23.739	kSPS
积分非线性（INL）		0.0003	0.0010	%FSR
偏移误差（chopping on）		1		$\mu\text{V}$
偏移误差（chopping off）		26		$\mu\text{V}$
失调漂移（chopping on）		0.02		$\mu\text{V}/^\circ\text{C}$
失调漂移（chopping off）				$\mu\text{V}/^\circ\text{C}$
增益误差			0.5	%
增益漂移			2	ppm/ $^\circ\text{C}$
噪声		见图 3		
共模抑制比		100		dB
电源抑制比				-
AVDD、AVSS		85		dB
DVDD		95		dB
参考电压输入				
参考输入电压	0.5	4.096	AVDD-AVSS	V
负极参考输入（VREFN）	AVSS-0.1V		VREFP-0.5V	V
正极参考输入（VREFP）	VREFN+0.5V		AVDD+0.1V	V
参考输入阻抗		40		k $\Omega$
系统参数				
外部参考读取误差		1	3	%
模拟输入读取误差		1	3	%

## ADC 数字电源特性

除非另有说明，AVDD=5V、DVDD=3.3V、VREF=4.096V、 $f_{clk}=16\text{Mhz}$ (外部时钟)、

$f_{clk}=15.729\text{Mhz}$ （内部时钟），ADC 的数字电源特性在表 2 中列出。

表 2 ADC 数字电源特性

参数	最小值	典型值	最大值	单位
数字输入及输出 逻辑等级				
$I_{DI}$	0.7DVDD		DVDD	V
$I_{DC}$	DGND		0.3DVDD	V
$I_{DI}$	0.8DVDD		DVDD	V
$I_{DC}$	DGND		0.2DVDD	V
输入泄露			10	uA
电源输入				
DVDD	2.7		5.25	V
AVSS		0		V
AVDD	AVSS+4.75		AVSS+5.25	V
AVDD、AVSS 输入电流				
Converting		8.2	12	mA
Standby		5.6		mA
Sleep		2.1		mA
PowerDown		2	85	uA
功耗				
Converting		42	62	mW
Standby		29		mW
Sleep		11		mW
PowerDown		14		uW

---

## 极限参数

AVDD 至 AVSS.....	-0.3V 至 5.5V
AVSS 至 DGND .....	-0.3V 至 0.3V
DVDD 至 DGND.....	-0.3V 至 5.5V
模拟输入电压.....	AVSS-0.3V 至 AVDD+0.3V
数字输入电压至 DGND.....	-0.3V 至 DVDD+0.3V
最大结温 $T_{J,MAX}$ .....	150°C
工作温度范围.....	-45°C 至 125°C
存储温度范围.....	-60°C 至 150°C
ESD(Human Body Model).....	2000V

**注意：**对以上所列的最大极限值，如果器件工作在超过此极限值的环境中，很可能对器件造成永久性破坏。在实际运用中，最好不要使器件工作在此极限值或超过此极限值的环境中。



### ESD 保护

本产品属于静电敏感器件。当拿取时，要采取合适的 ESD 保护措施，以免造成性能下降或功能失效。



## 管脚(焊盘)配置及功能说明




图 2 管脚（焊盘）配置

表 3 管脚定义

引脚编号	引脚类型	引脚名称	功能
1	模拟输入	AIN3	模拟输入3:单端通道3, 差分通道1 (-)
2	模拟输入	AIN2	模拟输入2:单端通道2, 差分通道1 (+)
3	模拟输入	AIN1	模拟输入1:单端通道1, 差分通道0 (-)
4	模拟输入	AIN0	模拟输入0:单端通道0, 差分通道0 (+)
5	模拟	AVSS	负模拟电源:0V用于单极操作
6	模拟	AVDD	正模拟电源:+5V用于单极操作
7	模拟	PLLCAP	锁相环旁路电容:当使用晶体振荡器时, 将22nF电容连接到AVSS
8	模拟	XTAL1	32.768kHz晶体振荡器输入1
9	模拟	XTAL2	32.768kHz晶体振荡器输入2
10	数字输入	$\overline{\text{PWDN}}$	关断引脚:保持低电平至少两个 $f_{\text{CLK}}$ 周期, 以进入低功耗模式
11	数字输入	$\overline{\text{RESET}}$	复位引脚:保持低电平至少2个 $f_{\text{CLK}}$ 周期来复位设备。
12	数字输入	CLKSEL	时钟选择输入: 0: 激活晶体振荡器, 内部时钟输出在CLKIO 1: 禁用晶体振荡器, 在CLKIO提供外部时钟

引脚编号	引脚类型	引脚名称	功能
13	数字I/O	CLKIO	系统时钟输入/输出(参见CLKSEL引脚)
14 to 21	数字I/O	GPIO0 to GPIO7	通用数字输入/输出I/O 0到7
22	数字输入	SCLK	SPI接口时钟输入:上升沿时钟输入数据, 下降沿时钟输出数据。
23	数字输入	DIN	SPI接口数据输入:将数据输入到设备。
24	数字输出	DOUT	SPI接口数据输出:从设备输出数据。
25	数字输出	$\overline{\text{DRDY}}$	数据读取输出:低电平有效
26	数字输入	START	开始转换输入:高电平有效
27	数字输入	$\overline{\text{CS}}$	SPI接口芯片选择输入:低电平有效
28	数字	DVDD	数字电源:2.7V到5.25V
29	数字	DGND	数字地
30	模拟输入	VREFN	负参考输入
31	模拟输入	VREFP	正参考输入
32	模拟输入	AINCOM	模拟输入共模:所有单端输入共模输入引脚。
33	模拟输入	AIN15	模拟输入15:单端通道15, 差分通道7 (-)
34	模拟输入	AIN14	模拟输入14:单端通道14, 差分通道7 (+)
35	模拟输入	AIN13	模拟输入13:单端通道13, 差分通道6 (-)
36	模拟输入	AIN12	模拟输入12:单端通道12, 差分通道6 (+)
37	模拟输入	AIN11	模拟输入11:单端通道11, 差分通道5 (-)
38	模拟输入	AIN10	模拟输入10:单端通道10, 差分通道5 (+)
39	模拟输入	AIN9	模拟输入9:单端通道9, 差分通道4 (-)
40	模拟输入	AIN8	模拟输入8:单端通道8, 差分通道4(+)
41	模拟输入	ADCINN	ADC差分输入(-)
42	模拟输入	ADCINP	ADC差分输入(+)
43	模拟输出	MUXOUTN	多路复用差分输出(-)
44	模拟输出	MUXOUTP	多路复用差分输出(+)
45	模拟输入	AIN7	模拟输入7:单端通道7, 差分通道3 (-)
46	模拟输入	AIN6	模拟输入6:单端通道6, 差分通道3 (+)
47	模拟输入	AIN5	模拟输入5:单端通道5, 差分通道2 (-)
48	模拟输入	AIN4	模拟输入4:单端通道4, 差分通道2 (+)

## 典型性能

### 噪声性能

在  $T=25^{\circ}\text{C}$ 、 $\text{AVDD}=5\text{V}$ 、 $\text{DVDD}=3.3\text{V}$ 、 $\text{VREF}=4.096\text{V}$ 、 $f_{\text{CLK}}=16\text{MHz}$ (外部时钟)、 $f_{\text{CLK}}=15.729\text{MHz}$ (内部时钟)、 $\text{VREF}=4.096\text{V}$  的条件下, 图 3 为滤波器为 1.953K 情况下的噪声相关性能。




图 3

图 3 的噪声性能的最大值、最小值及平均值在表 4 中列出。

表 4

Code	最大值	最小值	平均值
值	8388614	8388601	8388608

关于其他转换速率下的噪声性能参数在表 5 中列出。

表 5

DRATE[1:0] (ADC转换速率)	DATA RATE AUTO-SCAN MODE (SPS)	DATA RATE FIXED-CHANNEL MODE (SPS)	INPUT REFERRED NOISE ( $\mu\text{Vrms}$ )	EFFECTIVE NUMBER OF BITS(ENOB)
11 (125K)	23739	125000	6.672	20.23
10 (31.25K)	15123	31250	4.530	20.79
01 (7.813K)	6168	7813	2.129	21.88
00 (1.953K)	1831	1953	0.758	23.36

## 典型应用信息

### 时序信息

串行接口的时序如图 4 所示，而关于图 4 各参数的描述如表 6 所示。




图 4

表 6

SYMBOL	DESCRIPTION	MIN	MAX	UNITS
$t_{SCLK}$	SCLK Period	2		$T_{CLK}^{(1)}$
$t_{SPW}$	SCLK High or Low Pulse Width (exceeding max resets SPI interface)	0.8	4096 <sup>(2)</sup>	$T_{CLK}$
$t_{CSSC}$	$\overline{CS}$ Low to First SCLK: Setup Time <sup>(3)</sup>	2.5		$T_{CLK}$
$t_{DIST}$	Valid DIN to SCLK Rising Edge: Setup Time	10		ns
$t_{DIHD}$	Valid DIN to SCLK Rising Edge: Hold Time	5		ns
$t_{DOPD}$	SCLK Falling Edge to Valid New DOUT: Propagation Delay <sup>(4)</sup>		20	ns
$t_{DOHD}$	SCLK Falling Edge to Old DOUT Invalid: Hold Time	0		ns
$t_{CSDO}$	$\overline{CS}$ High to DOUT Invalid (tri-state)		5	$T_{CLK}$
$t_{CSPW}$	$\overline{CS}$ Pulse Width High	2		$T_{CLK}$

(1)  $T_{CLK}$  = 主时钟周期 =  $1/f_{CLK}$ 。

(2) 可编程至 256  $T_{CLK}$ 。

(3)  $\overline{CS}$  可以被绑成低电平。

(4) DOUT 负载 = 20 pF。

DRDY 的更新时序图如图 5 所示，而关于图 5 的各参数描述如表 7 所示。




图 5

表 7

SYMBOL	DESCRIPTION	TYP	UNITS
$t_{\overline{\text{DRDY}}}$	$\overline{\text{DRDY}}$ High Pulse Width Without Data Read	1	$T_{\text{CLK}}$
$t_{\text{DDO}}$	Valid DOUT to $\overline{\text{DRDY}}$ Falling Edge ( $\overline{\text{CS}} = 0$ )	0.5	$T_{\text{CLK}}$

## 概况

ASTA1258 是一款灵活的 24 位低噪声 ADC，专为多通道、高分辨率的测量系统而设计。该转换器提供 23.7kSPS 的最大通道扫描速率，在不到 700 $\mu\text{s}$  的时间内提供完整的 16 通道扫描。

图 6 显示了 ASTA1258 的框图，模拟输入引脚可以通过多路复用器选择连接到多路复用器输出引脚（MUXOUTP/MUXOUTN）。在多路复用器输出引脚和 ADC 输入引脚(ADCINP/ADCINN)之

间可以使用外部信号调节器或者多路复用器输出可以在内部直接连接到 ADC 输入，无需外部电路。输入多路复用器内的可选电流源可用于偏置传感器或检测出现问题的传感器。系统提供了温度、电源电压、增益、偏移和外部参考的数据读取功能。




图 6

ASTA1258 转换器由一个四阶 sigma-delta 调制器和一个可编程的数字滤波器组成。

---

调制器测量的是差分输入信号。其中差分对输入信号  $V_{IN} = (ADCINP - ADCINN)$ ，差分对参考输入信号  $V_{REF} = (VREFP - VREFN)$ 。数字滤波器接收调制器信号并提供一个低噪声数字输出。ADC 通道模块控制复用器的自动扫描功能。

通道自动扫描的最大速率为 23.7kSPS。可以使用较慢的扫描速率，并能够相应提高分辨率。

通信是通过一个 SPI 兼容的串行接口处理的，一组简单的命令提供对 ASTA1258 的控制。片内寄

存器提供输入多路复用器、传感器检测偏置、数据速率选择等各种功能的配置。连接到 XTAL1 和 XTAL2 引脚的外部 32.768kHz 晶体或应用于 CLKIO 引脚的外部时钟都可以作为时钟源使用。当使用外部晶体振荡器时，系统时钟可以作为一个输出，用于驱动其他设备或控制器。

通用数字 I/O (GPIO) 提供八个引脚的输入和输出控制。

### 多路复用器的输入

图 8 是输入多路复用器的简单示意图。多路复用器将 16 路单端外部输入中的一个，或是 8 组差分外部输入中的一个，或片内模块中的一个连接到 ADC 输入。通道多路复用器的输出可以被连接到外部引脚，然后输出到 ADC 的输入端。这种灵活性允许 ADC 使用外部信号调节。此部分可以参见外部多路复用器回路部分。

ESD 二极管保护模拟输入。为了确保这些二极管不被击穿，需要输入引脚上的电压不低于  $AVSS - 100mV$ ，同样也不超过  $AVDD + 100mV$ ： $AVSS - 100mV < (\text{模拟输入}) < AVDD + 100mV$ 。

过度驱动复用器输入可能会影响其他通道的性能。

该转换器通过多路复用器支持两种通道访问模式：自动扫描模式和固定通道模式。这些模式是由寄存器 CONFIG0 的 MUXMOD 位选择的。

自动扫描模式可以自动通过选定的通道，并进行 "先断后续" 的切换。固定通道模式要求用户为每个被测通道设置通道地址。

## 电压基准输入 (VREFP, VREFN)

ASTA1258 ADC 的电压基准是 VREFP 和 VREFN 之间的差分电压:  $VREF = VREFP - VREFN$ 。参考输入采用与模拟输入类似的结构, 参考输入上的电路见图 7。

在  $f_{CLK} = 16\text{MHz}$  的情况下, 开关电容带来的负载可以用  $40\text{k}\Omega$  的有效电阻 ( $R_{eff}$ ) 来等效。请注意, 参考输入的有效阻抗将使外部参考负载具有基准源的阻抗。




图 7




图 8



## ADC 输入

ASTA1258 ADC 输入(ADCINP,ADCINN)使用连续充电和放电的内部电容来测量输入信号。图 10 的左侧显示了 ADC 输入电路的简化示意图；图 9 显示了图 10 所示开关的接通/断开时序。S1 开关在输入采样阶段关闭。在 S1 关闭时，C<sub>A1</sub> 充电到 ADCINP，C<sub>A2</sub> 充电到 ADCINN，C<sub>B</sub> 充电到 (ADCINP - ADCINN)。对于放电阶段，S1 首先打开，然后 S2 关闭。C<sub>A1</sub> 和 C<sub>A2</sub> 放电到大约 AVSS+1.3V，C<sub>B</sub> 放电到 0V。这个两阶段的采样/放电周期重复进行，周期为  $t_{\text{SAMPLE}}=2/f_{\text{CLK}}$ 。

输入电容的充电会从驱动 ASTA1258 ADC 输入的源，吸取瞬时电流。该电流的平均值可用于计算有效阻抗 (R<sub>eff</sub>)，其中  $R_{\text{eff}}=V_{\text{IN}}/I_{\text{AVERAGE}}$ ，这些阻抗与 f<sub>CLK</sub> 成反比。例如，如果 f<sub>CLK</sub> 减少 2 倍，阻抗将增加一倍。

与多路复用器和参考输入一样，ESD 二极管保护 ADC 的输入。为了保护这些二极管不被击穿，确保输入引脚上的电压不低于 AVSS-100mV，同样，也不超过 AVDD+100mV。




图 9




图 10



## 主时钟

ASTA1258 以高速率对模拟输入进行过采样。这就要求向转换器提供一个高频的主时钟。如图 11 所示，该时钟来自内部振荡器（带外部晶体）或外部时钟源。




图 11

CLKSEL 引脚决定了系统时钟的来源，如表 8 所示。CLKIO 引脚的功能是作为一个输入或输出。当 CLKSEL 引脚被设置为 "1" 时，CLKIO 被配置为一个输入，以接收主时钟。当 CLKSEL 引脚被设置为 "0" 时，晶体振荡器产生时钟，然后 CLKIO 引脚可以被配置为输出主时钟。当不需要时钟输出时，它可以被禁用以减少器件的功耗。

## 晶振

片上振荡器和锁相环（PLL）与外部晶体一起可用于产生系统时钟。对于这种模式，将 CLKSEL 引脚设置为低电平。需要一个 22nF 的 PLL 滤波电容，从 PLLCAP 引脚连接到 AVSS 引脚。PLL 的内部时钟可以输出到 CLKIO 以驱动其他转换器或控制器。如果不使用，请禁用时钟输出以减少器件的功耗，设置见表 8。时钟输出通过一个寄存器位的设置来启用（默认为 ON）。图 12 显示了振荡器的连接，应当尽可能地将这些元件放在靠近引脚的地方，以避免干扰和耦合。不要把 XTAL1 或 XTAL2 连接到任何其他逻辑上。振荡器的启动时间可能有所不同，这取决于晶体和环境温度。用户应该验证振荡器的启动时间。




图 12

表 8

CLKSEL PIN	CLOCK SOURCE	CLKENB BIT	CLKIO FUNCTION
0	32.768kHz Crystal Oscillator	0	Disabled (internally grounded)
0	32.768kHz Crystal Oscillator	1	Output (15.729MHz)
1	External Clock Input	X	Input (16MHz)

表 9

VENDOR	CRYSTAL PRODUCT
Epson	C-001R
Epson	MC-306 32.7680K-A0
Epson	FC-135 32.7680KA-A0
ECS	ECS-.327-12.5-17-TR

### 外部时钟输入

当使用外部时钟时，将主时钟信号提供给 CLKIO 引脚。对于这种模式，CLKSEL 引脚被接到高电平，然后 CLKIO 成为一个输入，如图 13 所示。




图 13

确保使用一个没有抖动或干扰的时钟源，应避免振铃或欠压/过冲。在 **CLKIO** 引脚上串联一个  $50\Omega$  的电阻（放在靠近信号源的地方）通常会有帮助。

### 可编程增益放大器（PGA）

ASTA1258 内置可编程增益放大器，能够提高电路的动态范围，并能够实时调整 ADC 输入信号幅度。该放大器可同时适用于单端或差分输入应用，为 ADC 输入信号提供增益及共模电压。拥有出色的近零偏移和增益漂移，出色的线性度，几乎无  $1/f$  噪声。

内部 PGA 提供了  $1/4/16/32$  四种可调增益范围。

### ADC

ASTA1258 的 ADC 模块由两个模块组成：一个调制器和一个数字滤波器。

#### 调制器

调制器将模拟输入电压转换为脉冲编码调制（PCM）数据流。当差分模拟输入（**ADCINP-ADCINN**）的电平接近参考电压的电平时，PCM 数据流的 "1" 密度最高。当差分模拟输入的电平接近零时，PCM 的 "0" 和 "1" 密度几乎相等。四阶调制器将量化噪声转移到数字滤波器可以轻易去除的高频部分（超出通带）。

调制器不断地对输入进行斩波，从而产生出色的偏移和温漂性能。值得注意的是，源自外部电路的偏移或温漂并没有被调制器的斩波所消除。通过使用 ASTA1258 的外部斩波功能，可以有效地消除这些误差（见外部斩波部分）。

#### 数字滤波器

可编程的低通数字滤波器接收调制器输出并产生高分辨率的数字输出。通过调整滤波量，可以在分辨率和转换速率之间做出权衡。

分辨率高则滤波多，数据速率高则滤波少。滤波器由两部分组成，一部分是固定滤波器，另一部分是可编程滤波器。图 14 显示了滤波器的框图。

数据由模拟调制器以  $f_{CLK}/2$  的速率提供给滤波器。固定滤波器是一个五阶 sinc 滤波器，抽取值为 64，以  $f_{CLK}/128$  的速率输出数据。滤波器的第二级是一个可编程的平均器（一阶 sinc 滤波器），平均数由 DRATE[1:0]位设置。

数据率取决于系统时钟频率 ( $f_{CLK}$ ) 和转换器的配置。数据速率可以通过公式 2 或公式 3 计算出来。

Data Rate (Auto-Scan):

$$\frac{f_{CLK}}{128(4^{11b-DR} + 4.265625 + TD) \times 2^{CHOP}}$$

Data Rate (Fixed-Channel Mode):

$$\frac{f_{CLK}}{128(4^{11b-DR} + CHOP(4.265625 + TD)) \times 2^{CHOP}}$$

公式 2 与公式 3




图 14

表 10 显示了在 CHOP, DLY = 0 的情况下，自动扫描和固定通道模式的四个 DRATE[1:0]寄存器设置的平均数量和数据速率的列表。注意，数据速率直接与  $f_{CLK}$  成比例。例如， $f_{CLK}$  减少 2 倍，最大数据速率减少 2 倍。

### 频率响应

低通数字滤波器设定了 ASTA1258 的整体频率响应。滤波器响应是固定和可编程滤波器部分响应的乘积，由公式 4 给出。

$$|H(f)| = |H_{\text{sinc}}^5(f)| \times |H_{\text{Averager}}(f)| = \left| \frac{\sin\left(\frac{128\pi \times f}{f_{\text{CLK}}}\right)}{64 \times \sin\left(\frac{2\pi \times f}{f_{\text{CLK}}}\right)} \right|^5 \times \left| \frac{\sin\left(\frac{128\pi \times \text{Num\_Ave} \times f}{f_{\text{CLK}}}\right)}{\text{Num\_Ave} \times \sin\left(\frac{128\pi \times f}{f_{\text{CLK}}}\right)} \right|$$

公式 4

数字滤波器衰减调制器输出的噪声，包括来自 ASTA1258 内部的噪声和 ASTA1258 输入信号中存在的外部噪声。通过改变可编程滤波器中使用的平均数量来调整滤波，可改变滤波器的带宽。随着平均数量的增加，带宽减少，更多的噪声被削弱。

低通滤波器在数据输出率及其倍数上可能并不能满足整数倍的关系。滤波器的 sinc5 部分在  $f_{\text{CLK}}/128$  及其倍数处产生宽的缺口。在这些频率上，滤波器的增益为零。图 15 显示的是没有后期平均的响应。请注意，在自动扫描模式下，数据速率降低了，同时保留了与固定通道模式下相同的频率响应。通过可编程平均，sinc5 滤波器产生的宽缺口仍然存在，但在响应中叠加了一些窄缺口。叠加缺口的数量由平均的读数（减去 1）决定。图 16 显示了平均设置为 4（DRATE[1:0]=10）时的响应。平均化在 sinc5 滤波器的每个主凹槽之间产生三个等距的凹槽。DRATE[1:0]=01 和 00 的频率响应遵循类似的模式，但在主 sinc5 缺口之间分别有 15 和 63 个等距的缺口。




图 15




图 16

表 10

DRATE[1:0]	Num_Ave <sup>(2)</sup>	DATA RATE AUTO-SCAN MODE (SPS) <sup>(3)</sup>	DATA RATE FIXED-CHANNEL MODE (SPS)	-3dB BANDWIDTH (Hz)
11	1	23739	125000	25390
10	4	15123	31250	12402
01	16	6168	7813	3418
00	64	1831	1953	869

## 混叠

数字滤波器的低通特性以  $f_{CLK}/2$  的调制器速率的倍数重复。图 17 显示了在 125kSPS（固定通道模式）的数据速率下 16MHz 的响应图。请注意，在直流附近、8MHz 和 16MHz 的响应是相同的。数字滤波器将衰减 ASTA1258 输入上的高频噪声，直到重复的频段。然而，在模拟输入上出现的噪声或频率成分，在响应重复的地方会混叠到通带。对于大多数应用，建议使用抗混叠滤波器来消除噪声。

一个简单的一阶输入滤波器的极点在 200kHz，在第一个图像频率提供-34dB 的抑制。




图 17

参照图 15 和图 16，模拟输入中高于奈奎斯特率（采样率/2）的频率首先被数字滤波器衰减，然后会混叠为通带。

### 建立时间

ASTA1258 的设计在自动扫描模式下对输入通道进行扫描时，提供了全面的配置。当每个通道的

数据准备就绪时， $\overline{\text{DRDY}}$ 标志发出低电平，在这种情况下可能有必要使用自动切换时间延迟功能，以便在通道切换后为外部缓冲器和相关元件的稳定提供时间。当转换器以稳定的信号输入启动

（ $\text{START}$  引脚转换为高电平或启动命令）时，第一个转换器的输出是完全稳定的。当应用异步输入时，建立时间有些不同。阶跃输入建立时间图（图 18 和图 19）显示了转换器的阶跃响应与非同步阶跃输入。对于大多数工作模式，模拟输入必须在一个完整的转换周期内保持稳定，以提供稳定的数据。

在固定通道模式下（ $\text{DRATE}[1:0]=11$ ），输入必须有稳定五个完整的转换周期。




图 18






图 19

## 噪声性能

ASTA1258 具有出色的噪声性能，可以通过调整数据速率进行优化。当通过降低数据速率来增加平均数量时，噪声会相应地下降。输入延迟噪声、无噪声分辨率和有效位数（ENOB）见表 11。低电平信号的噪声性能可以通过使用外部增益来大幅改善。请注意，当 CHOP=1 时，数据速率降低 2 倍，噪声降低 1.4 倍。

$$\text{ENOB} = \frac{\ln(\text{FSR}/\text{RMS Noise})}{\ln(2)}$$

其中 FSR 为满量程。

无噪声分辨率(位)的数据计算方法与 ENOB 相同，只是使用了峰-峰噪声。从噪声与 VREF 的关系图中可以看出，转换器的噪声相对于参考电压是比较稳定的。通过使用较高的参考电压 (VREF MAX= AVDD - AVSS)可以实现转换器的最佳信噪比。



表 11

DRATE[1:0]	DATA RATE AUTO-SCAN MODE (SPS)	DATA RATE FIXED-CHANNEL MODE (SPS)	INPUT-REFERRED NOISE ( $\mu\text{VRMS}$ )	NOISE-FREE RESOLUTION (Bits)	EFFECTIVE NUMBER OF BITS (ENOB)
11	23739	125000	12	16.8	19.5
10	15123	31250	7.9	17.4	20.1
01	6168	7813	4.5	18.2	20.9
00	1831	1953	2.8	18.9	21.6

表 12

DLY[2:0]	TIME DELAY ( $128/f_{\text{CLK}}$ periods)	TIME DELAY ( $\mu\text{S}$ )	DRATE[1:0] = 11	DRATE[1:0] = 10	DRATE[1:0] = 01	DRATE[1:0] = 00
000	0	0	23739	15123	6168	1831
001	1	8	19950	13491	5878	1805
010	2	16	17204	12177	5614	1779
011	4	32	13491	10191	5151	1730
100	8	64	9423	7685	4422	1639
101	16	128	5878	5151	3447	1483
110	32	256	3354	3104	2392	1247
111	48	384	2347	2222	1831	1075

## 外部多路复用器回路

外部多路复用器回路由两个差分复用器输出引脚和两个差分 ADC 输入引脚组成。

我们可以使用外部元件（缓冲/滤波、单端到差分转换等）形成信号调节回路。为了获得最佳性能，ADC 输入应该被缓冲并以差分方式驱动。

要绕过外部多路复用器回路，请将 ADC 输入引脚直接连接到多路复用器输出引脚，或选择内部旁路连接（CONFIG0 的 BYPASS=0）。请注意，无论旁路如何设置，多路复用器的输出引脚都是有效的。

## 开关时间延迟

当在自动扫描模式下使用 ASTA1258 时，转换器自动从一个通道切换到下一个通道，外部信号调节电路的稳定时间变得很重要。如果在多路复用器通道切换后，通道没有完全稳定，数据可能不正确。ASTA1258 提供了一个切换时间延迟功能，在通道切换后自动提供一个延迟，以便在读数之前让通道稳定下来。所需的时间延迟量主要取决于外部信号调节的稳定时间，可能需要额外的考虑（由通道切换产生的瞬态引起的输入源的建立时间）。使用切换时间延迟寄存器会降低有效的通道数据速率。表 12 显示了使用开关时间延迟功能时，从公式 2 得出的实际数据率。

当脉冲转换时，每个 START 引脚脉冲或每个脉冲命令都会转换一个通道，数据接收端可以提供脉冲之间所需的时间延迟。然而，在 CHOP=1 的情况下，可能仍然需要开关时间延迟功能，以满足建立。

在估计可能需要的时间延迟时，表 13 列出了时间延迟与时间常数的比率( $t/\tau$ )以及相应的最终结算数据(%)和比特数。

表 13

$t/\tau$ (1)	FINAL SETTling (%)	FINAL SETTling (Bits)
1	63	2
3	95	5
5	99.3	7
7	99.9	10
10	99.995	14
15	99.9999	20
17	99.999994	24

(1) 多重时间常数可近似为:  $(\tau_1^2 + \tau_2^2 + \dots)^{1/2}$ 。

### 传感器偏置

集成的电流源提供了一个偏置外部传感器（例如，一个二极管结）的方法；或者它能够验证一个传感器或传感器连接的完整性。当传感器出现开路情况时，电流源会驱动转换器的输入端达到正的满量程。偏置的形式是差分电流（可编程的 1.5uA 或 24uA）连接到多路复用器的输出。

图 20 显示了 ASTA1258 输入结构的简化图，外部传感器被建模为两个输入引脚之间的电阻  $R_S$ ，两个 80Ω 的串联电阻  $R_{MUX}$  模拟 ASTA1258 的内部电阻。 $R_L$  代表 ADC 输入或外部缓冲器的有效输入电阻。当传感器偏置被启用时，它们将  $I_{SDC}$  的源头送到一个选定的输入引脚（连接到 MUXOUTP 通道），并将  $I_{SDC}$  从另一个选定的输入引脚（连接到 MUXOUTN 通道）接入，启用偏置后测量的信号等于总的  $I_R$  压降。请注意，当传感器直接短路（即  $R_S=0$ ）且启用偏压时，ASTA1258 仍会有一个小信号。




图 20

电流源被连接到多路复用器的输出。对于未选择的通道，电流源是不连接的。这种配置意味着，当选择一个新的通道时，电流源会对传感器电容充电，这可能会减缓传感器电压的上升。自动开关时间延迟功能可用于在开始转换前配置的时间延迟，以提供完全稳定的数据（见开关时间延迟部分）。

为外部电容充电的时间在如下公式中给出。

$$\frac{dV}{dt} = \frac{I_{SDC}}{C}$$

同样重要的是要注意，直接 ADC 输入的低阻抗（65kΩ）或外部信号调节的阻抗会对电流源产生负载。这种低阻抗限制了电流源的能力，使其无法将输入端拉到通道检测的正满量程。

### 传感器开路检测

对于传感器开路检测，将偏置设置为 1.5uA 或 24uA，然后选择通道并读取输出代码。当传感器开路时，正输入被拉到 AVDD，负输入被拉到 AVSS。在这种配置下，输出代码趋向于正值刻度。

请注意，多路复用器电阻与电流源的相互作用可能导致转换器的线性度下降。建议仅定期启用电流源，以检查开路输入并丢弃相关数据。

## 外部二极管偏置

在电流源设置为 24 $\mu$ A 的情况下扫描适当的通道，在电流源设置为 1.5 $\mu$ A 的情况下重新扫描相同的通道，两种偏置电流产生的二极管电压读数的差异与温度成正比。请注意，电流比、二极管和电缆电阻的误差，或二极管的非理想系数都会导致温度读数的误差。这些影响可以通过特性分析或在已知温度下校准二极管来补偿。

## 外部斩波

ASTA1258 的调制器集成了一个斩波前端，可消除偏移误差，提供出色的偏移和温漂性能。然而，来自外部信号调节的偏移并不能被调制器消除。ASTA1258 有一个额外的斩波功能，可消除外部偏移误差（CHOP = 1）。

在启用外部斩波的情况下，转换器在同一通道上连续进行两个读数。第一个读数以一个极性进行，第二个读数以相反极性进行。如图 21 所示，转换器对这两个读数进行平均，消除偏移。在启用斩波的情况下，有效读数会减少到额定读数的一半。




图 21

请注意，由于输入是在 ASTA1258 的控制下翻转的，因此可能需要一个延迟时间，以便在读数序列的第二阶段开始之前，为外部信号调节提供完全稳定的时间（见开关时间延迟部分）。

外部斩波可用于显著减少总偏移误差（小于 10 $\mu$ V）和偏移随温度变化的漂移（小于 0.2 $\mu$ V/ $^{\circ}$ C）。请注意，必须禁用斩波（CHOP=0），以获取内部监测读数。

## GPIO 数字端口

ASTA1258 有很多专用的通用数字 I/O（GPIO）引脚。数字 I/O 引脚可通过 GPIOC（GPIO-Configure）寄存器单独配置为输入或输出。GPIOD（GPIO-Data）寄存器控制引脚的电平。当读取 GPIOD 寄存器时，返回的数据是各引脚的电平，无论它们被编程为输入还是输出。作为输入，对 GPIOD 的写入没有影响；作为输出，对 GPIOD 的写入会设置输出值。

在待机和掉电模式下，GPIO 保持激活状态。如果被配置为输入，它们必须被驱动（不要浮空）。如果配置为输出，它们将驱动引脚。GPIO 引脚在通电后或复位后被设置为输入。图 22 显示了 GPIO 端口的结构。




图 22

### 掉电输入 ( $\overline{\text{PWDN}}$ )

$\overline{\text{PWDN}}$  引脚用于控制转换器的掉电模式。在掉电模式下，所有的内部电路都被停用，包括振荡器和时钟输出。将  $\overline{\text{PWDN}}$  保持在低电平至少两个  $f_{\text{CLK}}$  周期，以进入掉电模式。寄存器的设置在掉电期间被保留，当该引脚返回高电平时，转换器需要一个唤醒时间才能进行读数，如上电时间部分所示。请注意，在掉电模式下，ASTA1258 的输入仍必须被驱动，器件继续驱动输出。

### 上电时间

当给设备上电或将  $\overline{\text{PWDN}}$  引脚拉高以唤醒设备时，在读数之前需要一个唤醒时间。当使用内部振荡器时，唤醒时间由振荡器启动时间和 PLL 锁定时间组成，如果电源也被供电，则有一个 218 个  $f_{\text{CLK}}$  周期的复位间隔时间。注意，在唤醒期间  $\text{CLKIO}$  是无效的，如图 23 所示。




图 23

当使用外部时钟的器件时，用 PWDN 引脚唤醒时的唤醒时间为  $2/f_{CLK}$ ，给电源供电时的唤醒时间为  $2^{18}/f_{CLK}$ ，都是在应用有效的 CLKIO 之后，如图 24 所示。




图 24

表 14 总结了使用内部振荡器和外部时钟操作的唤醒时间。

表 14

CONDITION	$t_{WAKE}$ INTERNAL OSCILLATOR <sup>(1)</sup>	$t_{WAKE}$ EXTERNAL CLOCK
PWDN or CLKSEL	$t_{osc}$	$2/f_{CLK}$
AVDD - AVSS	$t_{osc} + 2^{18}/f_{CLK}$	$2^{18}/f_{CLK}$

---

## 开机顺序

在驱动任何模拟或数字输入之前，应使用模拟和数字电源。电源可以按任何顺序进行上电。内部主复位信号由模拟电源（AVDD - AVSS）产生。上电后的主复位信号在功能上与复位命令和  $\overline{\text{RESET}}$  输入引脚相同。

## 复位输入(RESET)

当  $\overline{\text{RESET}}$  保持低电平至少两个  $f_{\text{CLK}}$  周期时，所有的寄存器被重置为其默认值，数字滤波器被清零。当  $\overline{\text{RESET}}$  被释放为高电平时，器件就可以进行数据转换。

## 时钟选择输入（CLKSEL）

该引脚选择系统时钟的来源：晶体振荡器或外部时钟。将 CLKSEL 连接为低电平以选择晶体振荡器。当使用外部时钟（应用于 CLKIO 引脚）时，请将 CLKSEL 拉高。

## 时钟输入/输出(CLKIO)

该引脚可作为时钟输出或时钟输入，取决于 CLKSEL 引脚的状态。当使用外部时钟时，将外部时钟输入于该引脚，并将 CLKSEL 引脚置高。当使用内部振荡器时，这个引脚可以选择提供内部时钟输出。寄存器 CONFIG0 的 CLKENB 位启用了时钟输出（默认为启用）。

## 启动输入（START）

START 是一个控制 ADC 进程的输入引脚。当 START 引脚为高电平时，转换器开始对选定的输入通道进行转换。当 START 引脚被取为低电平时，正在进行的转换运行到完成，转换器停止，然后器件进入两个空闲模式中的一个（更多细节见空闲模式部分）。关于使用 START 引脚的细节，请参见转换控制部分。

## 数据就绪输出（DRDY）

DRDY 是一个输出引脚，当新的通道数据可供读取时，该引脚发出低电平以指示（之前的转换数据已丢失）。在数据读取操作中， $\overline{\text{DRDY}}$  在 SCLK 的第一个下降沿后返回高电平。如果数据没有被读取（没有 SCLK 脉冲）， $\overline{\text{DRDY}}$  保持低电平，直到新通道数据再次可用，然后  $\overline{\text{DRDY}}$  脉冲为高电平，紧接着转换为低电平表示新数据可用，详见图 25。






图 25

DRDY通常连接到控制器、DSP 的中断或连接到控制器的端口引脚，以便在软件循环中进行轮询。通道数据可以不使用DRDY来读取，可以使用寄存器格式读取数据，当 NEW 位=1 时检查状态字节，这表示新的通道数据。

### 输出数据比例和超范围

ASTA1258 的比例是，输入电压等于 $\pm V_{REF}$ 所产生的输出数据码在削波前有 6.6%的余量。这种结构允许以满量程或接近满量程的方式操作应用的输入信号，而不会使转换器过载。具体来说，该器件被校准为：

$$1\text{LSB} = V_{REF}/780000\text{h}$$

输出在以下情况下会出现截止：

$$|V_{IN}| \geq 1.06 \times V_{REF}.$$

表 15 总结了理想输出代码和输入信号。

表 15

INPUT SIGNAL $V_{IN}$ (ADCINP – ADCINN)	IDEAL OUTPUT CODE <sup>(1)</sup>	DESCRIPTION
$\geq +1.06 V_{REF}$	7FFFFFFh	Maximum Positive Full-Scale Before Output Clipping
$+V_{REF}$	780000h	$V_{IN} = +V_{REF}$
$+1.06 V_{REF}/(2^{23} - 1)$	000001h	+1LSB
0	000000h	Bipolar Zero
$-1.06 V_{REF}/(2^{23} - 1)$	FFFFFFh	-1LSB
$-V_{REF}$	87FFFFFFh	$V_{IN} = -V_{REF}$
$\leq -1.06 V_{REF} \times (2^{23}/2^{23} - 1)$	800000h	Maximum Negative Full-Scale Before Output Clipping

(1) 内部振荡器工作的唤醒时间是典型的，可能因晶体特性和布局电容的不同而不同。用户应该验证振荡器的启动时间（ $t_{osc}$ = 振荡器启动时间）。



## 转换控制

ASTA1258 的转换是由 START 引脚控制的。当 START 引脚被拉高时，转换开始，当 START 引脚被拉低时，转换停止。

对于连续的转换，将 START 引脚接高，也可以将 START 引脚接到低电平，由 PULSE 转换命令控制转换。PULSE 转换命令每输入一个命令就转换一个通道（只能以这种方式）。这样一来，通道转换就可以逐步进行，而不需要切换 START 引脚。

## START 引脚

如图 26 所示，当 START 引脚被拉高时，转换从当前通道开始。器件继续转换所有已编程的通道，连续循环，直到 START 引脚被拉低。当这种情况发生时，转换过程完成，器件进入待机或睡眠模式，等待新的启动条件。当 DRDY 发出低电平时，转换数据已经准备就绪。图 26 显示了 START 引脚到 DRDY 的时间。当程序列表中最后一个选定的通道被转换后，设备将继续从最高优先级的通道开始转换。如果在自动扫描模式下只选择了一个通道，那么转换器将固定在一个通道上，对任何寄存器的写操作都会将该通道设置为最高优先级的通道。在固定通道模式下，通道选择保持固定。




图 26

## 脉冲转换命令

图 27 还显示了随着 START 引脚的上升沿而开始转换的情况。如果 START 引脚被拉高，然后在转换周期完成前被拉低（在 DRDY 发出低电平前  $8 \tau_{CLK}$ ），那么只有当前通道被转换，器件进入待机或睡眠模式，等待新的启动条件。图 28 显示了 START 引脚到 DRDY 的时序。使用脉冲转换命令（START 引脚为低电平）可以实现同样的转换控制功能。在这个操作中，每个脉冲转换命令都会转换一个通道的数据。当命令字节完全移入时（SCLK 的第八个下降沿），脉冲转换

命令生效。转换后，如果启用了—个以上的通道（自动扫描模式），转换器在完成转换后会进入到下一个选定的通道。




图 27




图 28

## GPIO 连接的 START 引脚控制

START 引脚可以由软件直接控制，方法是在外部连接一个 GPIO 端口引脚到 START 引脚（注意，建议使用一个外部下拉电阻，以防止 GPIO 浮动，直到 GPIO 被配置为输出）。对于这种控制模式，START 引脚是通过写入 GPIO 数据寄存器（GPIO\_D）来有效控制的，写入操作会设置或重置相应的位。该数据在数据字节写入的第八个下降沿生效。然后，START 引脚可以由串行接口控制。

## 初始延迟

如图 29 所示，当启动转换条件发生时，ASTA1258 的第一个读数会延迟若干个时钟周期，这一延迟允许在第一次数据读取时出现完全稳定的数据，此后的数据读取可以以全数据速率进行。在第一次读数有效之前，延迟的时钟周期数取决于数据速率设置，以及是否退出待机或睡眠模式。表 11 列出了延迟的时钟周期与数据速率的关系。




图 29

## 操作模式

ASTA1258 的操作模式被定义为三种基本状态：转换模式、空闲模式和断电模式。

在转换模式下，器件正在进行转换通道数据，在这种模式下，器件的功率耗散是最高的，该模式分为两个子模式：自动扫描和固定通道。

下一个模式是空闲模式。在这种模式下，器件不转换通道数据。器件保持活动状态，等待输入以开始转换。与转换模式相比，功耗有所降低。这种模式有两个子模式，待机和睡眠。

最后一种模式是电源关闭模式。在这种模式下，转换器的所有功能都被禁用，以将功耗降到最低。

## 转换模式

ASTA1258 有两种转换模式：自动扫描和固定通道。在自动扫描模式下，要测量的通道在地址寄存器中被预先设置。当转换条件出现时，转换器会根据触发条件，以连续循环或脉冲步进的方式，自动测量和排列通道的顺序。

在固定通道模式下，在获取通道数据之前，在地址寄存器设置中选择通道地址。当转换条件出现时，转换器会根据触发条件，以连续或脉冲步进的方式转换单个通道。这个模式下的数据速率比自动扫描模式下的数据速率要高，因为输入通道在每次读数时都没有索引。

转换模式的选择由寄存器 CONFIG0 的位 MUXMOD 来设置。

表 16

DRATE[1:0]	INITIAL DELAY (Standby Mode) (f <sub>CLK</sub> cycles)		INITIAL DELAY (Sleep Mode) (f <sub>CLK</sub> cycles)	
	Fixed-Channel	Auto-Scan	Fixed-Channel	Auto-Scan
11	802	708	866	772
10	1186	1092	1250	1156
01	2722	2628	2786	2692
00	8866	8772	8930	8836

## 通信协议

与 ASTA1258 的通信包括在 SCLK 输入的控制下将数据移入设备（通过 DIN 引脚）或将数据移出设备（通过 DOUT 引脚）。

读取数据  $\overline{\text{DRDY}}$  为低电平，表示一个通道的数据已经准备就绪。通道数据可以通过直接数据读取（通道数据直接读取）或以寄存器格式读取（通道数据读取寄存器）。直接数据读取要求在下次  $\overline{\text{DRDY}}$  发生之前读取数据，否则该通道的数据会被下一个通道的新数据覆盖。这种类型的数据读取需要与  $\overline{\text{DRDY}}$  同步以避免这种冲突。当以寄存器格式读取数据时，数据可以在任何时候读取，而不必担心  $\overline{\text{DRDY}}$ 。STATUS 字节的 NEW 位表明，自上次读操作以来，数据寄存器已被刷新为新的转换器数据。数据在 STATUS 字节之后先移出 MSB。

应该注意的是，在系统上电时，如果 ASTA1258 接口信号是浮空的或未定义的，接口可能在未

知状态下被唤醒。这种情况可以通过三种方式复位接口来解决：将 RESET 引脚先低后高；将 CS 引脚先高后低；或者保持 SCLK 不活动（218+4096）个 f<sub>CLK</sub> 周期。

## 通道数据直接读取

通道数据可以通过两种方式从 ASTA1258 访问：直接读取数据或用寄存器格式读取数据。在直接读取时，DIN 输入引脚至少在前三次 SCLK 转换中保持不活动（高或低）。当前三位为 000 或 111 时，器件检测到直接数据读取并继续输出转换数据。在检测到器件这种读取格式后，命令被忽略，直到  $\overline{\text{CS}}$  变化、SPI 超时或器件被复位。通道数据读取命令没有这个要求。在第一次 SCLK 转换的同时，通道数据会在 DOUT 输出引脚上输出，总共 24 或 32 次 SCLK 转换完成数据读取操作。移位的数量取决于状态字节是否被启用。数据必须在下一次  $\overline{\text{DRDY}}$  发生之前完全移出，否则剩余的数据将被覆盖，建议监控  $\overline{\text{DRDY}}$ ，以同步读取操作的开始，避免数据丢失。在  $\overline{\text{DRDY}}$  发出低电平之前，状态字节的 MSB 或数据的 MSB 被输出到 DOUT ( $\overline{\text{CS}} = "0"$ )，如图 30 所示。在这种格式下，在同一  $\overline{\text{DRDY}}$  帧内第二次读取数据时，返回数据为 0。




图 30

## SPI 数据读取方式

SPI 发送 Pulse Convert Command 读取数据。

先通过 SPI 发送 Pulse Convert Command:8'b100X\_XXXX，激活 IC，使得 IC 内部进入相应的数据转换模式。Pulse Convert Command 发送时序如图 31（内部在时钟上升沿识别 Command）。




图 31

然后通过 SPI 发送 Channel Data Read Command: 8'b0011\_XXXX，其时序如图 32。




图 32

其中，Command Byte 为命令字 8'b0011\_XXXX，输出端包含四个 Data，IC 内部在时钟上升沿读取 DIN，IC 外部在时钟上升沿收取 Data，通过轮询 Status Byte 的 New 位的方式来查看收到的数据是新数据还是旧数据，其格式如下：

命令字格式如表 17。

表 17

7	6	5	4	3	2	1	0
C2	C1	C0	MUL	A3	A2	A1	A0

通道数据格式如表 18 与 19。

表 18

BYTE	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
1	STATUS	NEW	OVF	SUPPLY	CHID4	CHID3	CHID2	CHID1	CHID0
2	MSB	Data23	Data22	Data21	Data20	Data19	Data18	Data17	Data16
3	MSB-1	Data15	Data14	Data13	Data12	Data11	Data10	Data9	Data8
4	LSB	Data7	Data6	Data5	Data4	Data3	Data2	Data1	Data0

表 19

BITS CHID[4:0]	PRIORITY	CHANNEL	DESCRIPTION
00h	1 (Highest)	DIFF0 (AIN0–AIN1)	Differential 0
01h	2	DIFF1 (AIN2–AIN3)	Differential 1
02h	3	DIFF2 (AIN4–AIN5)	Differential 2
03h	4	DIFF3 (AIN6–AIN7)	Differential 3
04h	5	DIFF4 (AIN8–AIN9)	Differential 4
05h	6	DIFF5 (AIN10–AIN11)	Differential 5
06h	7	DIFF6 (AIN12–AIN13)	Differential 6
07h	8	DIFF7 (AIN14–AIN15)	Differential 7
08h	9	AIN0	Single-Ended 0
09h	10	AIN1	Single-Ended 1
0Ah	11	AIN2	Single-Ended 2
0Bh	12	AIN3	Single-Ended 3
0Ch	13	AIN4	Single-Ended 4
0Dh	14	AIN5	Single-Ended 5
0Eh	15	AIN6	Single-Ended 6
0Fh	16	AIN7	Single-Ended 7
10h	17	AIN8	Single-Ended 8
11h	18	AIN9	Single-Ended 9
12h	19	AIN10	Single-Ended 10
13h	20	AIN11	Single-Ended 11
14h	21	AIN12	Single-Ended 12
15h	22	AIN13	Single-Ended 13
16h	23	AIN14	Single-Ended 14
17h	24	AIN15	Single-Ended 15
18h	25	OFFSET	OFFSET
1Ah	26	VCC	AVDD – AVSS Supplies
1Bh	27	TEMP	Temperature
1Ch	28	GAIN	Gain
1Dh	29 (Lowest)	REF	External Reference



## 寄存器读

命令字格式如表 20。

表 20

7	6	5	4	3	2	1	0
C2	C1	C0	MUL	A3	A2	A1	A0

为了读寄存器数据，命令字的前三 bit 为 010。第四位为 MUL 位，当 MUL 为 1 时，为连续寄存器读；当 MUL 为 0 时，为单寄存器读。A3-A0 四位为读取的寄存器地址的低四位。IC 内部寄存器地址为 6 位，高两位的寄存器地址通过发送命令字的方式进行设置。其命令字分别如表 21。

表 21

COMMAND BYTE	DESCRIPTION
8'b101 100 00	register address's MSB 00
8'b101 100 01	register address's MSB 01
8'b101 100 10	register address's MSB 10
8'b101 100 11	register address's MSB 11

命令字的发送时序如图 33。




图 33

整体上，寄存器读的时序与通道数据命令读的时序完全相同，时序图如图 34。




图 34



当设置 MUL 为 0 时，单次只读取一个 DATA，即上图中后面只有一个 DATA；当 MUL 为 1 时，寄存器进入连续读模式，后续 DATA 一直读，每次寄存器地址自动累加 1，直到读取至低四位寄存器地址的最大值，即 4'b1111。

### 寄存器写

命令字格式如表 22。

表 22

7	6	5	4	3	2	1	0
C2	C1	C0	MUL	A3	A2	A1	A0

写寄存器时，命令字的前三位为 011。第四位为 MUL 位，当 MUL 为 0 时，单次只写一个寄存器；当 MUL 为 1 时，进行连续写寄存器模式。后面的 A3-A0 为寄存器的低四位地址；高两位地址的设置方式同寄存器读模式。写寄存器的时序如图 35。




图 35

当设置 MUL 为 0 时，单次只写一个 DATA，即上图中后面只有一个 DATA；当 MUL 为 1 时，寄存器进入连续写模式，后续 DATA 一直写，每次寄存器地址自动累加 1，直到写至低四位寄存器地址的最大值，即 4'b1111。

表 23 寄存器表格

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R	
00h	CONFIG0	8'h0A	CLKC	SPIRST	MUXMOD	BYPAS	CLKENB	CHOP	STAT	0	w/r	
01h	CONFIG1	8'h83	IDLMOD	DLY2	DLY1	DLY0	SBCS1	SBCS0	DRATE1	DRATE0	w/r	
02h	MUXSCH	8'h00	AINP3	AINP2	AINP1	AINP0	AINN3	AINN2	AINN1	AINN0	w/r	
03h	MUXDIF	8'h00	DIFF7	DIFF6	DIFF5	DIFF4	DIFF3	DIFF2	DIFF1	DIFF0	w/r	
04h	MUXSG0	8'hFF	AIN7	AIN6	AIN5	AIN4	AIN3	AIN2	AIN1	AIN0	w/r	
05h	MUXSG1	8'hFF	AIN15	AIN14	AIN13	AIN12	AIN11	AIN10	AIN9	AIN8	w/r	
06h	SYSRED	8'h00	REG_START_CTRL	0	REF	GAIN	TEMP	VCC	0	OFFSET	w/r	
07h	GPIOC	8'hFF	CIO7	CIO6	CIO5	CIO4	CIO3	CIO2	CIO1	CIO0	w/r	
08h	GPIOD	8'h00	DIO7	DIO6	DIO5	DIO4	DIO3	DIO2	DIO1	DIO0	w/r	
09h	ID	8'h8B	ID7	ID6	ID5	ID4	ID3	ID2	ID1	ID0	r	
0Ah	ADC_CTRL0	3'h00	NC	RG_RST_MOD	RG_PD_SDM_CORE	RG_DWA_BYPASS	NC				w/r	
0Ch	RG_SDM_BIAS1	3'h04	NC				RG_BIAS_TRIM2		RG_BIAS_TRIM1			w/r
0Eh	RG_SDM_BIAS2	8'h00	NC				RG_BIAS_TRIM2		RG_BIAS_TRIM1			w/r
12h	ADC_CTRL1	1'h00	NC			REG_CHOP		NC				w/r
14h	SEL_LDO	2'h00	SEL_LDO			NC						w/r
17h	AJSC	6'h20	AUTO_SCAN_DLY				NC					w/r
19h	PWRSEL	1'h00	NC		RG_PGA_PWRSEL	NC						w/r
1Bh	PGA_CTRL0	4'h06	RG_PGA_GAIN		RG_PGA_EN	RG_PGA_BYPASS	RG_EN_BG_QUICK_START		NC			w/r
1Ch	PGA_BIASSEL	1'h01	RG_PGA_OP_IBSEL				NC					w/r
1Dh	RG_SDM_BIAS3	8'h00	RG_BIAS_TRIM				NC					w/r
1Eh	VCM_SEL	2'h00	RG_OFFSET_VCM_SEL		NC						w/r	
20h	VREF_SEL	8'hA5	REFSEL	SEL_REF_OUT	NC		RG_PWR_SEL		NC			w/r
2Ah	CLK_SEL	8'h00	NC		CLK_SEL		NC					w/r

关于各个寄存器的详细用法，将在表 24-表 47 及下文详细列出。

## 寄存器 CONFIG0 (00h)

表 24

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
00h	CONFIG0	8'h0A	CLKC	SPIRST	MUXMOD	BYPAS	CLKENB	CHOP	STAT	0	w/r

### Bit 7 必须为 0

### Bit 6 SPIRST SPI 接口复位定时器

该位设置 SCLK 不活动时，SPI 接口将复位的  $f_{CLK}$  周期数。这为 SCLK 的频率设置了一个下限，在这个频率下可以向设备读取或写入数据。只有 SPI 接口被复位，而不是芯片本身。当 SPI 接口被复位时，它已经准备好接受新的命令。

0：当 SCLK 不活动 4096 个  $f_{CLK}$  周期（256us， $f_{CLK}=16\text{MHz}$ ）时复位（默认）。

1：当 SCLK 不活动 256 个  $f_{CLK}$  周期（16us， $f_{CLK}=16\text{MHz}$ ）时复位。

### Bit 5 MUXMOD

该位设置自动扫描或固定通道的工作模式。

0：自动扫描模式（默认）在自动扫描模式下，输入通道的选择是八个差分通道（DIFF0-DIFF7）和 16 个单端通道（AIN0-AIN15）。此外，可以选择五个内部监测读数。这些选择是在寄存器 MUXDIF、MUXSG0、MUXSG1 和 SYSRED 中进行的。在这种模式下，寄存器 MUXSCH 中的设置没有影响。更多细节请参见自动扫描模式部分。

---

1 = 固定通道模式 在固定通道模式下，可以选择任何一个模拟输入通道作为正测量和负测量通道。输入在寄存器 MUXSCH 中选择，在这种模式下，寄存器 MUXDIF、MUXSG0、MUXSG1 和 SYSRED 都没有作用。注意，在这种模式下不能选择内部监视器的读数。

#### **Bit 4 BYPAS**

该位选择从复用器输出到 ADC 输入的内部或外部连接。

0：ADC 输入使用内部多路复用器连接（默认）。

1：ADC 输入使用外部 ADC 输入（ADCINP 和 ADCINN）。

请注意，无论 BYPAS 设置如何，温度、VCC、增益和基准内部监控器读数自动使用内部连接，偏移读数使用 BYPAS 的设置。

#### **Bit 3 CLKENB**

该位启用 CLKIO 引脚上的时钟输出。时钟输出来自于设备的晶体振荡器和 PLL 电路。

0：禁用 CLKIO 上的时钟输出。

1：启用 CLKIO 上的时钟输出（默认）。

注意：如果 CLKSEL 引脚被设置为 "1"，那么 CLKIO 引脚就只是一个时钟输入。在这种情况下，设置该位没有影响。

#### **Bit 2 CHOP**

该位启用外部多路复用器回路的斩波功能。

0：斩波功能被禁用（默认）

1：斩波功能被启用 斩波功能可以纠正来自外部多路复用器回路中使用的元件的偏移；请参见外部斩波部分。

请注意，对于内部系统读数（温度、VCC、增益和参考），CHOP 位必须为 0。

#### **Bit 1 STAT 状态字节启用**

当从 ASTA1258 读取通道数据时，状态字节通常与转换数据包含在一起，然而，在一些 ASTA1258

的操作模式中，可以禁用状态字节。

0：状态字节已禁用

1：状态字节已启用（默认）

#### **Bit 0 必须为 0**

## 寄存器 CONFIG1 (01h)

表 25

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
01h	CONFIG1	8'h83	IDLMOD	DLY2	DLY1	DLY0	SBCS1	SBCS0	DRATE1	DRATE0	w/r

### Bit 7 IDLMOD

该位选择设备不转换时的空闲模式，待机模式或睡眠模式。睡眠模式提供了较低的功耗，但有较长的唤醒时间来重新进入运行模式，请参见闲置模式部分。

0 = 选择待机模式

1 = 选择睡眠模式（默认）

### Bits DLY[2:0] 6-4

这些位设置转换器在索引到一个新通道后但在开始一个新转换前延迟的时间量。该值应设置得足够大，以允许在 MUXOUTP、MUXOUTN 和 ADCINP、ADCINN 引脚之间使用的外部滤波或缓冲电路完全稳定。见开关时间延迟部分(默认 = 000)。

### Bits SBCS[1:0] 3-2

这些位设置传感器偏置电流源。

0：传感器偏置电流源关闭（默认）

1：1.5uA

3：24uA

### Bits DRATE[1:0] 1-0

这些位设置转换器的数据速率。较慢的读取速率会产生更高的分辨率，见表 26。表中显示的实际数据速率可能更慢，这取决于开关时间延迟或斩波器功能的使用，见开关时间延迟部分，读取速率与主时钟频率成比例。

表 26

DRATE[1:0]	DATA RATE AUTO-SCAN MODE (SPS)	DATA RATE FIXED-CHANNEL MODE (SPS)
11	23739	125000
10	15123	31250
01	6168	7813
00	1831	1953

## 寄存器 MUXCSCH (02h)

表 27

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
02h	MUXSCH	8'h00	AINP3	AINP2	AINP1	AINP0	AINN3	AINN2	AINN1	AINN0	w/r

该寄存器选择多路复用器的输入通道，用于固定通道模式。寄存器 CONFIG0 中的 MUXMOD 位必须被设置为 "1"。在这种模式下，位 AINN[3:0]选择 ADC 负输入的模拟输入通道，而位 AINP[3:0]选择 ADC 正输入的模拟输入通道。参见固定通道模式部分。

## 寄存器 MUXDIF、MUXSG0、MUXSG1、SYSRED (03h-06h)

### MUXDIF

表 28

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
03h	MUXDIF	8'h00	DIFF7	DIFF6	DIFF5	DIFF4	DIFF3	DIFF2	DIFF1	DIFF0	w/r

### MUXSG0

表 29

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
04h	MUXSG0	8'hFF	AIN7	AIN6	AIN5	AIN4	AIN3	AIN2	AIN1	AIN0	w/r

### MUXSG1

表 30

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
05h	MUXSG1	8'hFF	AIN15	AIN14	AIN13	AIN12	AIN11	AIN10	AIN9	AIN8	w/r

### SYSRED

表 31

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
06h	SYSRED	8'h00	REG START CTRL	0	REF	GAIN	TEMP	VCC	0	OFFSET	w/r

这四个寄存器可以选择输入通道和在自动扫描模式下内部数据读取。

对于差分通道的选择 (DIFF0...DIFF7)，相邻的输入引脚 (AIN0/AIN1, AIN2/AIN3 等) 被预先设置为差分输入，所有的单端输入都是相对于 AINCOM 输入测量的。AINCOM 可以被设置为模拟电源范围内±100mV 的任何电平，没有选择的通道在测量序列中被跳过。写入这四个寄存器中的任何一个，都会将内部通道指针重置为具有最高优先级的通道。请注意，表示为 "0" 的位必须被设置为 0。

0：在一个读数序列中没有选择通道。

1：在一个读数序列中选择通道。

## 寄存器 GPIOC (07h)

表 32

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
07h	GPIOC	8hFF	CIO7	CIO6	CIO5	CIO4	CIO3	CIO2	CIO1	CIO0	w/r

这个寄存器将 GPIO 引脚配置为输入或输出。注意端口的默认配置，引脚是输入，因此它们不应该保持浮空。请参阅 GPIO 数字端口部分。

0 = GPIO 是输出。

1 = GPIO 是一个输入(默认)。

第 7 位 CIO7, Pin GPIO7 的数字 I/O 配置位

第 6 位 CIO6, Pin GPIO6 的数字 I/O 配置位

第 5 位 CIO5, Pin GPIO5 的数字 I/O 配置位

第 4 位 CIO4, Pin GPIO4 的数字 I/O 配置位

第 3 位 CIO3, Pin GPIO3 的数字 I/O 配置位

第 2 位 CIO2, Pin GPIO2 的数字 I/O 配置位

第 1 位 CIO1, Pin GPIO1 的数字 I/O 配置位

第 0 位 CIO0, Pin GPIO0 的数字 I/O 配置位

## 寄存器 GPIOD (08h)

表 33

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
08h	GPIOD	8h00	DIO7	DIO6	DIO5	DIO4	DIO3	DIO2	DIO1	DIO0	w/r

这个寄存器是用来读取和写入数据到 GPIO 端口引脚。当读取这个寄存器时，数据返回对应于 GPIO 外部引脚的状态，无论它们被编程为输入或输出。作为输出时，写入 GPIOD 设置输出值。作为输入，对 GPIOD 的写入没有任何效果。详见 GPIO 数字端口部分。

0 = GPIO 逻辑低(默认);

1 = GPIO 逻辑高。

第 7 位 DIO7, 数字 I/O 数据位的引脚 GPIO7

第 6 位 DIO6, 数字 I/O 数据位的引脚 GPIO6

第 5 位 DIO5, 数字 I/O 数据位的引脚 GPIO5

第 4 位 DIO4, 数字 I/O 数据位的引脚 GPIO4

第 3 位 DIO3, 数字 I/O 数据位的引脚 GPIO3

第 2 位 DIO2, 数字 I/O 数据位的引脚 GPIO2

第 1 位 DIO1, 数字 I/O 数据位的引脚 GPIO1

第 0 位 DIO0, 数字 I/O 数据位的引脚 GPIO0

### 寄存器 ID (09h)

表 34

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
09h	ID	8'h8B	ID7	ID6	ID5	ID4	ID3	ID2	ID1	ID0	r

芯片 ID 位, 只读。

### 寄存器 ADC\_CTRL0 (0Ah)

表 35

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
0Ah	ADC_CTRL0	3'h00	NC	RG_RST_MOD	RG_PD_SDM_CORE	RG_DWA_BYPASS		NC			w/r

这个寄存器的第 6、5、4 位分别是 SDM core 重置信号、SDM core 掉电信号及 SDM dwa bypass 信号, 均为高位有效。

### 寄存器 RG\_SDM\_BIAS1 (0Ch)

表 36

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
0Ch	RG_SDM_BIAS1	3'h04			NC				RG_BIAS_TRIM1		w/r

这个寄存器的第 2、1、0 位均用来设置 SDM 电流。

### 寄存器 RG\_SDM\_BIAS2 (0Eh)

表 37

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
0Eh	RG_SDM_BIAS2	8'h00				RG_BIAS_TRIM2					w/r

这个寄存器共 8 位均用来设置 SDM 电流。

### 寄存器 ADC\_CTRL1 (12h)

表 38

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
12h	ADC_CTRL1	1'h00			NC		REG_CHOP		NC		w/r

这个寄存器的第 3 位为 Chop 使能信号, 高位有效

### 寄存器 SEL\_LDO (14h)

表 39

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
14h	SEL_LDO	2'h00	SEL_LDO				NC				w/r



这个寄存器的第 7 位与第 6 位用来配置模拟部分的 LDO。11:

2.0V

10: 1.9V

01: 1.8V

00: 1.7V (默认)

### 寄存器 AUSC (17h)

表 40

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
17h	AUSC	6h20	AUTO_SCAN_DLY						NC		w/r

这个寄存器的第 7 位到第 2 位均用来进行通道轮询 delay 设置

### 寄存器 PWRSEL (19h)

表 41

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
19h	PWRSEL	1'h00	NC		RG_PGA_PWRSEL	NC				w/r	

这个寄存器的第 3 位用来设置电源抑制。

当输入电源大于 4V 时，打开电源抑制更好；默认为 0 关闭，当设置为 1 可以开启；

### 寄存器 PGA\_CTRL0 (1Bh)

表 42

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
1Bh	PGA_CTRL0	4'h06	RG_PGA_GAIN		RG_PGA_EN	RG_PGA_BYPASS	RG_EN_BG_QUICK_START	NC		w/r	

这个寄存器的第 7 位与第 6 位用来配置 PGA 的增益倍数。

11: 32

10: 16

01: 4

00: 1

这个寄存器的第 5、4 位用来配置 PGA 的开关。

10: 开

01: 关

这个寄存器的第 3 位用来进行对 Bandgap 快速启动控制信号/两个源头控制。

0: 寄存器复位

1: 控制端复位



bandgap 快速启动开关的控制信号有两个：

1) 数字状态机控制，上电自动开启快速启动开关，冲一段时间电，然后自动关闭；这个功能是不能关闭的，PD 拉起时就自动工作；

2) 若上面开启时间不够，再用手动继续开启开关控制信号，使其继续充电；然后可以手动关闭开关；

### 寄存器 PGA\_BIASSEL (1Ch)

表 43

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
1Ch	PGA_BIASSEL	1'h01	RG_PGA_OP_IBSEL		NC						w/r

这个寄存器的第 7、6 位为 PGA OPA bias 电流选择信号: 00:

+50%

01: +25%

10: +0%

11: -25%

### 寄存器 RG\_SDM\_BIAS3 (1Dh)

表 44

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R	
1Dh	RG_SDM_BIAS3	8'h00	RG_BIAS_TRIM									w/r

这个寄存器共 8 位均用来设置 SDM 电流。

### 寄存器 VCM\_SEL (1Eh)

表 45

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
1Eh	VCM_SEL	2'h00	RG_OFFSET_VCM_SEL		NC						w/r

这个寄存器的第 7、6 位用于进行 SDM 的输入采样共模电压选择: 00:

2.5V(AVDD=5V)

01: 2.048V(AVDD=5V)

10: 1.25V(AVDD=3V)

11: 无效

## 寄存器 VREF\_SEL (20h)

表 46

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
20h	VREF_SEL	8'hA5	REFSEL	SEL_REF_OUT	NC		RG_PWR_SEL		NC		w/r

这个寄存器的第 7 位用来选择使用外部的 REF 或是内部 REF。

1: 外部 REF

0: 内部 REF

## 寄存器 CLK\_SEL (2Ah)

表 47

ADDR	NAME	DEFAULT	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	W/R
2Ah	CLK_SEL	8'h00	NC		CLK_SEL		NC				w/r

这个寄存器的第 5 位与第 4 位用来配置芯片主时钟的分频控制信号。

11: 2M

10: 4M

01: 16M

00: 8M (默认)

# 外形尺寸




图 36 48 脚 QFN 封装尺寸图